Lecture 38. Common-Source Stage with Degeneration

저번 글에서 설명한 source에 저항을 추가로 연결하는 degeneration에 대해 알아보자.

 

-Degenerated CS Stage

 

Step1: bias condition에서 생각해보자.

 

KVL을 이용하면 아래와 같은 식을 얻을 수 있다. 

saturation region 이라고 가정하면 아래와 같은 식을 얻을 수 있고 이 가정을 확인하는 과정이 필요하다. 

Step2: Gain과 Input output impedances 구해보자.

 

우선 Rd에 흐르는 전류는 V=IR을 이용해 Vout/Rd임을 알 수 있다. 또한 여기서 Vout node에 전류에 흐르는 값은 KCL을 이용하면 gmV1에 -Vout/Rd임을 알 수 있다. 이 전류의 값이 Rs에 그대로 나타난다. KVL을 사용하게 되면 아래와 같다. 

이를 통해 얻은 Gain은 위와 같이 -Rd/(1/gm+Rs)이다. 이때 Rd의 값은 drain에서 저항의 값을 말하고 Rs는 source에서의 저항의 값을 말한다. 

 

EX)

위의 회로에서 diode connected device를 ssm으로 표현하면 아래와 같다. 

여기서 앞서 구한 gain의 값을 구하듯이 Rd에는 1/gm을 Rs에는 Rs를 넣어주면 된다. 

 

 

 

gain에서 1/gm<<Rs라고 생각하면 -Rd/Rs로 gain을 나타낼 수 있다. 이를 통해 환경에 변화에 비해 일정한 값을 갖는 gain을 얻을 수 있다. 하지만 원래의 gain의 값 -gmRd에 비하면 작은 값이다. 이를 증명하기 위해 아래 회로를 생각해 보자.

우선 gate의 전압을 상승시키게 되면 Vgs가 그만큼 상승하게 되고 Id의 값은 gmV만큼 상승하게 된다. 그럼 이번에는 degeneration이 있는 경우와 비교해 보자. 

Gate에 전압이 증가시킬때 source의 전압이 일정하다고 가정하면 Vgs의 값이 증가하게 된다. Vgs의 값이 증가하면 Id의 값이 증가하고 이로 인해 source의 전압의 값인 Id*Rs이 증가하게 된다. 즉 Vgs의 값이 gate의 전압의 증가만큼 증가하지 못함으로 gain의 값이 degeneration이 없을 때에 비해 작음을 확인할 수 있다. 

 

-Small Signal impedance

이번에 degeneration이 존재할때의 output impedance를 구하기 위해 아래와 같이 ssm을 그려준다. 

이때 ix=gmV1+ro에 흐르는 전류의 값이므로 Rs에도 같은 전류의 값이 흐르지 않는다. 그리고 이때 V1의 값을 KVL을 이용해 구해주면 V1=-Rs*Is이다. 그럼 이를 바탕으로 KVL을 다시 해주면 아래와 같다. 

이를 통해 얻은 Rout의 값은 아래와 같고 이는 꼭 외우길...

난 아래의 식으로 외우는게 편해서 아래처럼 외우는데 gmro는 intrinsic gain으로 1+gmro로 Rs를 증폭시킨 값으로 drain에서 인식하고 이를 ro와 합치면 Rout이 나온다는 느낌으로 생각해주면 개인적으로 외우기 쉬웠다.

 

EX)

이 회로에 대한 Rout을 구해보자. 그럼 우선 M2를 표현해 볼 건데 이는 current source임을 알 수 있다. 그럼 이를 ro2로 표현하면 아래와 같다. 

이때의 Rout은 앞서 배운것 처럼 (1+gm1ro1)ro2+ro1이다. 

 

V/R

 

 

윤.