Lecture 25. Output Impedance of Followers, Freq. Resp of Cascode and Differential Pair

-Let's Plot |Zout|

 

이전 글에서 구한 Zout에 대해 분석해보자. 우선 Zout을 다시 구하면 아래와 같다. 

첫 번째 case는 pole<zero인 경우를 생각해보면 아래와 같이 그래프가 나오게 된다. 

주파수가 커짐에 따라 Zout의 값이 감소하고 있음을 알 수 있다. 

두 번째는 pole>zero인 경우를 보자. 

이번에는 주파수에 비례하여 Zout의 값이 증가했음을 알 수 있다. 이는 Inductor의 행동과 비슷하고 이를 Inductive Behavior를 한다고 말하고 Active Inductor라고 부른다. 그리고 이 중에서 Rg>1/gm인 두 번째 경우가 Buffer의 역할을 한다고 말할 수 있다. 

Follower의 input 부분은 높은 저항을 output은 낮은 저항의 값을 갖으므로 Buffer의 역할을 한다고 말할 수 있다. 

 

-Frequency Response of Cascode

1)Bipolar

위와 같이 cascode된 회로를 분석해보자. 

Cu1을 분해하기 위해서 miller thm에서는 Q1에서의 gain의 값인 Vb/Va의 값을 필요로 한다. early effect가 없다고 가정하면 Q2의 emitter 부분에서의 저항의 값은 1/gm2임으로 이를 이용해 아래와 같이 식을 쓸 수 있다. 

그래서 이를 이용해 miller thm을 적용하면 아래와 같이 정리할 수 있다. 

병렬 관계를 이용해 정리하여 pole identification을 하면 아래와 같다. 

여기서 Wp,a에서 Rb와 Rpi를 병렬 관계라 하였는데 이는 node A를 기준으로 Rb와 Rpi가 병렬 관계임을 통해 나온 값이다. 그리고 Wp,b는 보통 매우 높은 값이라고 한다. 이와 같은 결과를 기존의 CE stage와 비교해보자. 

우리가 알고 있듯이 CE stage에서 miller thm을 적용하면 Cin의 값이 매우 커지게 되는 miller multiplication이 발생하게 된다. 하지만 cascode를 이용하게 되면 앞서 본 것과 같이 gm1/gm2의 관계로 나타나고 게다가 전류를 공유하고 있는 상태임으로 (base로 흐르는 전류 때문에 완벽히 같다고 말할 수는 없지만) miller multiplication의 효과가 그냥 CE Stage에 비하면 매우 적게 나타난다. 그렇다고 gain이 낮아진 것은 아니다. 왜냐하면 전체적인 회로를 보면 Rout이 증폭되어 나타나고 이는 gain도 어느 정도 보장해 준다. 

 

-Differential Pair

 

여기서는 half circuit을 이용해 이전과 같이 하면 된다. 

 

-Transit Frequency

Frequency at which current gain of the Device drops to 1. 

current gain(Iout/Iin)의 값이 1이 되는 주파수의 값을 transit freqeuncy 라고 하고 ft로 나타낸다. ft는 트랜지스터가 고주파에서 얼마나 좋은지 확인하는 지표로 사용된다. 

측정 방법은 위와 같이 연결을 해준다. 여기서 biase는 모두 맞춘 상태로 가정하자. 그럼 여기서 Cpi로 인해 아래와 같이 주파수에 따른 그래프가 그려지게 될 것이다. 

이때 gain의 값이 1이 되는 주파수를 transit frequency라고 한다. 

transit frequency를 구하기 위해서 아래와 같이 small signal model을 그렸다. 

여기서 Vpi를 구하면 아래와 같다. 

이를 gm*Vpi에 대입하여 Iout/Iin을 구하면 

기억할지 모르겠지만 gm*rpi를 하게 되면 beta가 나오게 된다. 그리고 이 beta의 값이 1보다 매우 큼을 감안하면 아래와 같이 정리할 수 있다. 

ft는 보통 수백 GHz의 값을 갖는다. 

 

EX) 

How do we maximize ft(transit frequency)?

 

앞서 small signal model을 이용해 구한 식을 이용하면 아래와 같다. 

MOS의 경우 위와 같이 식을 세울 수 있다. 여기서 ft의 값을 올리기 위해서 W/L을 키우게 되면 parasitic cap이 병렬로 연결되어 증가하게 되고 이는 Cgs의 값의 증가로 이어진다. 그래서 Id의 값을 올려야 한다. 물론 이렇게 되면 power consumption이 증가하게 될 것이다. 그래도 gain도 올라가니 이러한 것을 골고루 고려해서 조건에 맞춰야 될 것이다. 

 

 

transit frequency가 속도의 개념으로 나오는데 이는 검색해보면 아래와 같은 식이 나오게 되기 때문에 transistor의 속도를 판단하는데 이용되는 것으로 생각된다. 

 

V/R

 

 

윤.