EX)
이전의 글에서 위와 같이 두 가지 경우로 생각할 수 있다고 했다. A1을 CE stage 두 개로 이루어져 있다고 할 수 있고 한편으로는 Emitter follower도 포함하여 생각할 수 있다. 우린 이 중에서 case 2에 대해서 살펴보려 한다.
1) Find Open Loop parameter
우선은 open loop parameter에서 gain을 구해보자.
이를 구하기 위해서 위와 같이 loop break를 해주었다. 그 후 Vx를 이용해 구해보려 한다. 우선 follower의 저항에 대해서 생각을 해보면 Qf의 collector와 base가 AC GND임으로 Q1 입장에서는 1/gm으로 생각할 수 있다. 그래서 이를 바탕으로 Vx/Vin을 구하면
Emitter Degeneration이 존재하는 CE Stage와 같다. 그 결과 위와 같은 결과를 얻을 수 있다. Q2에서는 gate에 Vx가 들어온 것으로 degeneration이 없는 CE stage로 아래와 같은 결과를 얻을 수 있다.
이때 Vout/Vx에서 R1+R2를 무시하는 이유는 두 가지로 생각할 수 있다. 하나는 R1+R2의 값이 Rc2와 parallel하게 존재하는데 R1+R2의 값이 크다고 가정하였으므로 병렬에서는 해당 값을 무시할 수 있다. 아니면 R1+R2에는 전류가 거의 흐르지 않으므로 Q2의 CE stage와 구별이 된다고 생각할 수 있다. 굳이 말하자면 Follower의 경우도 gate의 저항의 값이 매우 높아서 buffer의 역할을 하는 것과 비슷하다고 생각된다.
그래서 위의 두 값을 곱하게 되면
Open loop gain을 구할 수 있다.
이제 open loop input impedance를 구해보자. 현재 Bipolar transistor를 이용하고 있으므로 rpi의 존재를 생각해야 한다. 그리고 emitter degeneration의 경우 beta+1배만큼 증폭되어 base에 나타남을 다시 한번 기억해보자. 이를 이용해 아래와 같은 결과를 얻을 수 있다.
open loop output impedance는 R1+R2가 매우 크다고 했으므로 아래와 같다.
이를 이용해 Closed loop parameter를 구해보자.
Closed Loop gain의 경우 open loop gain을 Loop gain+1의 값으로 나누어 주면 된다. 그러면 k의 값만 구하면 되는데 현재 K(Feedback factor)는 voltage divider임으로 단순하게 R2/R1+R2을 대입하면 된다. 물론 rpi에 대해 걱정할 수 있지만 이번 수업에서는 단순하게 집고 넘어가자.
Closed loop input/output impedance를 구해보면
현재 voltage voltage feedback임으로 input에서는 Vin을 sense하기 위해서 저항이 높아야 한다. output은 votlage supply임으로 이를 위해서는 저항이 낮아야 한다. 위의 결과를 보면 알 수 있듯이 feedback system을 이용해 Rin은 1+Loop gain만큼 증가하고 Rout은 그만큼 낮아지면서 더 좋은 voltage amp가 되고 있다.
현재까지 A와 k(feedback factor)로 나누는 것은 단순한 회로에서는 굳이 신경쓰지 않고 KCL, KVL로 해결할 수 있지만 복잡한 회로에서 아니면 더 직관적인 해석을 위해서 이렇게 나누어 생각하는 것도 좋은 방법이다.
이제 마지막으로 해당 회로가 negative feedback인지 알아보자.
Loop break하여 부호를 따져보자. Vtest가 증가한다고 가정하면 follower 임으로 emitter의 전압은 증가한다. 그리고 Q1은 CG stage임으로 부호가 변하지 않는다. Q2에서는 CE stage임으로 부호가 반대로 음의 값이 되고 R1+R2는 부호에 영향을 안 줌으로 Vf/Vtest가 음수가 나오면서 Negative feedback임을 확인할 수 있다.
그리고 어떤 사람은 위의 회로를 일종의 differential pair로 해석할 수 있다. 이 관점은 굳이 시도하지는 않겠지만 그냥 가능성이 있다고 알고는 있자.
EX)
위와 같은 회로에서 load cap이 존재한다고 생각해보자. 우리가 알고 있듯이 gain과 bandwidth는 trade off를 갖고 있다. feedback system에 의해서 gain이 1+Loop Gain만큼 낮아짐으로 bandwidth는 그만큼 증가할 것이라고 예상할 수 있다.
그래서 기존의 open loop bandwidth를 구해보면
이제 Loop gain을 구해보자.
Loop Break를 하고 independent source를 없애고 Vtest를 연결하여 확인해 보았다. 여기서 이상적으로 생각하면 CS stage후에 follower임으로 위와 같은 결과를 얻을 수 있다. 그래서 이를 이용하여 bandwidth를 생각해보면
위와 같다. 여기서 gm*Rd를 크다고 가정하면 gm/Cl로 생각할 수 있다.
Summary of Voltage-Voltage Feedback circuit
처음에 우리는 왼쪽과 같이 접근하였다. Voltage sense를 위해서는 parallel 즉 shunt로 측정을 해야하고 voltage source로 return 해주기 위해서는 Series로 연결해야 한다는 생각을 바탕으로 왼쪽과 같이 설계하였다. 그리고 이를 OPAMP로 적용하여 오른쪽의 feedback factor가 voltage divider인 단순 회로를 생각하였다. 이제 OPAMP가 아니라 MOSFET을 이용하여 아래와 같이 설계를 해주었다.
이때 MOSFET의 source와 gate의 전압을 Vgs로 subtract 해주면서 return이 되고 drain에 R1+R2가 shunt로 연결되어 우리가 앞서 설계한 부분을 구현하고 있다. 그리고 혹시 R1+R2가 크지 않은 경우 Follower를 추가로 연결해주면 된다. 여기서 gain의 값은 1+Loopgain 배만큼 감소한다. 하지만 그만큼 Rin이 증가하고 Rout은 감소하면서 전체적으로 보았을 때 더 좋은 Voltage-Voltage feedback이 된다. 그리고 bandwidth의 경우 gain과 tradeoff 관계임으로 gain이 1+Loopgain만큼 감소하였으므로 그만큼 증가하게 된다.
위의 회로에서 더 많은 gain을 얻기 위해서 추가로 stage를 만들면
CS stage를 연결한 회로를 만들 수 있다. 여기서 우리는 직관적으로 두개의 stage를 거치게 됨으로 open loop gain이 더 높을 것임을 알 수 있다. 그럼 해당 회로가 negative 혹은 positive feedback인지 확인해기 위해서 Vf/Vtest의 부호를 살펴보자. gate에 Vtest를 연결하고 증가하는 경우 Vin이 AC GND 상태임으로 CS Stage를 통해 drain에 음의 값으로 나타난다. 그리고 다시 CS stage에 들어가면 drain의 전압이 증가하고 R1+R2는 부호에 영향을 주지 않으므로 Vf/Vtest>0인 positive feedback이 나오게 된다. 이를 해결하기 위해서
그래서 위와 같이 CS Stage로 바꾸어 주면(말이 조금 헷갈릴수 있다. input voltage가 Vtest와 Vin 두 가지가 있고 loop gain을 구할 때와 다르니 이를 구분하자.) 이제 loop gain을 다시 구할 때 부호의 변화가 발생하지 않게 되면서 Vf/Vtest가 음의 값이 나오고 negative feedback으로 만들어 주었다.
이제 feedback factor를 제대로 생각해보자. K의 경우 input으로 voltage를 받으므로 sense하기 위해서 높은 값의 저항을 가져야 하고 다시 source에 voltage를 supply 해야 하므로 return 해야 하므로 저항의 값이 낮아야 한다. 하지만 지금까지 우리는 R1+R2의 값을 무작정 크다고 하였으므로 이는 적절하지 못하다. 그래서 위와 같이 follower를 연결할 수 있다. 아니면 아래와 같이 OPAMP를 differential pair로 대체할 수 있다.
그리고 여기에서도 follower를 연결하여 k의 성능을 더 좋게 만들어 줄 수 있다.
좀 길었는데 voltage-voltage feedback을 주로 많이 사용하여 오래다룬다고 razavi 교수님이 그랬다.
V/R
윤.
댓글 영역